MemoryToday.com
Memory UpgradeMemory Price ListMemory ForumsAbout MemoryToday

     LINE Chat

     How to Order

     Server HDD
ศูนย์รวม Hard Disk Drive สำหรับ Server รุ่นต่าง ๆ สอบถามได้ทันทีที่ Corporate Center: 02-641-0055

     Server Memory
ศูนย์รวมแรม Server และ Workstation ชนิดต่าง ๆ สอบถามได้ทันทีที่ Corporate Center: 02-641-0055

     Upgrade for Mac
ศูนย์รวม Memory และ Flash Storage สำหรับ Apple Mac Pro, Macbook Pro, iMac ทุกรุ่น พร้อมบริการติดตั้งฟรี สอบถามได้ทันทีที่ Hotline: 084-959-9000

     Car Video Recorders
ศูนย์จำหน่ายและบริการ กล้องติดรถยนต์ Transcend DrivePro ครบวงจร สอบถามโทร 084-959-9000 ข้อมูลเปรียบเทียบกล้องแต่ละรุ่น คลิ๊ก!

     Total Hits
มีผู้เข้าเยี่ยมชม
388540678
คน ตั้งแต่ กันยายน 2547

MemoryToday.com :: ดูกระทู้ - FB-DIMM : Performance barriers for traditional DIMM
  คำถามถามบ่อยของกระดานข่าวคำถามถามบ่อยของกระดานข่าว  ค้นหาค้นหา  รายนามสมาชิกรายชื่อสมาชิก   ข้อมูลส่วนตัวข้อมูลส่วนตัว   เข้าระบบเข้าระบบ  เข้าระบบTo be member
FB-DIMM : Performance barriers for traditional DIMM

 
ตั้งกระทู้ใหม่   ตอบกระทู้    MemoryToday.com หน้ากระดานข่าวหลัก -> MemoryToday.com : RAM Server : สอบถามราคา โทร.02-641-0055 จัดส่งฟรี
ดูกระทู้ก่อนนี้ :: ดูกระทู้ถัดไป  
ผู้ส่ง ข้อความ
TIM
Site Admin
Site Admin


เข้าร่วมเมื่อ: Oct 03, 2004
ตอบ: 2823

ตอบตอบ: Wed Jan 20, 2010 1:27 pm    ชื่อกระทู้: FB-DIMM : Performance barriers for traditional DIMM ตอบกระทู้ด้วยเครื่องหมายคำพูด(quote)

MemoryToday.com :: ผู้ให้บริการเพิ่มแรม อันดับ 1 ของประเทศไทย!! จัดส่งและติดตั้งถึง Office และ EMS โทร. 02-874-4531

Performance barriers for traditional DIMM

Traditional DIMM architectures use a stub-bus topology with parallel branches (stubs) that connect to a shared memory bus (Figure 1). The memory bus consists of the command/address (C/A) bus and the data bus. The C/A bus consists of 21 data traces that transport command and address signals to the DIMMs. The data bus consists of 72 traces, each carrying one bit at a time (a total of 64 data bits and 8 ECC bits). Each DIMM connects to the data bus using a set of pin connectors. In order for the electrical signals from the memory controller to reach the DIMM bus-pin connections at the same time, all the traces have to be the same length. This often results in circuitous traces on the motherboard between the memory controller and memory slots. Both the latency (delay) resulting from complex routing of traces and signal degradation at the bus-pin connections cause the error rate to increase as the bus speed increases.

Each stub-bus connection creates an impedance discontinuity that negatively affects signal integrity. In addition, each DIMM creates an electrical load on the bus. The electrical load accumulates as DIMMs are added. These factors decrease the number DIMMs per channel that can be supported as the bus speed increases. For example, Figure 2 shows the number of loads supported per channel at data rates ranging from PC 100 to DDR-3 1600. Note that the number of supported loads drops from eight to two as data rates increase to DDR2 800.

Increasing the number of channels to compensate for the drop in capacity per channel was not a viable option due to increased cost and board complexity. System designers had two options: limit memory capacity so that fewer errors occur at higher speeds, or use slower bus speeds and increase the DRAM density. For future generations of high-performance servers, neither option was acceptable.

Future generations of servers require an improved memory architecture to achieve higher memory bandwidth and capacity. Consequently, JEDEC developed the Fully-Buffered DIMM specification, a serial interface that eliminates the parallel stub-bus topology and allows higher memory bandwidth while maintaining or increasing memory capacity.



Information provided by Hewlett-Packard Development Company, L.P.



Figure 1. Stub-bus topology. An impedance discontinuity is created at each stub-bus connection..jpg
 คำจำกัดความ:
Figure 1. Stub-bus topology. An impedance discontinuity is created at each stub-bus connection.
 ขนาดไฟล์:  24.67 กิโลไบต์
 เข้าชม:  7570 ครั้ง

Figure 1. Stub-bus topology. An impedance discontinuity is created at each stub-bus connection..jpg



Figure 2. Maximum number of loads per channel based on DRAM data rate..jpg
 คำจำกัดความ:
Figure 2. Maximum number of loads per channel based on DRAM data rate.
 ขนาดไฟล์:  46.48 กิโลไบต์
 เข้าชม:  7570 ครั้ง

Figure 2. Maximum number of loads per channel based on DRAM data rate..jpg



_________________
MemoryToday.com โทร.02-641-0055 / 084-959-9000
Update ราคาล่าสุด! สอบถาม/ขอใบเสนอราคา โทรมาหาเราสิครับ!

กลับไปข้างบน
แสดงข้อมูลส่วนตัวของสมาชิก ส่งข่าวสารส่วนตัว เข้าชมเว็บไซต์ MSN
แสดงการตอบก่อนนี้:   
ตั้งกระทู้ใหม่   ตอบกระทู้    MemoryToday.com หน้ากระดานข่าวหลัก -> MemoryToday.com : RAM Server : สอบถามราคา โทร.02-641-0055 จัดส่งฟรี ปรับเวลา GMT + 7 ชั่วโมง
หน้า 1 จากทั้งหมด 1

 
ไปยัง:  
คุณ ไม่สามารถ ตั้งกระทู้ใหม่ในกระดานนี้
คุณ ไม่สามารถ ตอบกระทู้ในกระดานนี้
คุณ ไม่สามารถ แก้ไขการตอบกระทู้ของคุณในกระดานนี้
คุณ ไม่สามารถ ลบการตอบกระทู้ของคุณในกระดานนี้
คุณ ไม่สามารถ ลงคะแนนในแบบสำรวจในกระดานนี้
คุณ สามารถ แนบไฟล์ในกระดานข่าวนี้
คุณ สามารถ ดาวน์โหลดไฟล์ในกระดานข่าวนี้





ผู้จำหน่าย RAM, SSD, HDD & Upgrade Parts สำหรับ Server อันดับ 1 ของประเทศไทย !!
RAM and SSD -> Server, Workstation, Apple Mac, Notebook, Desktop PC : Server Options -> Processor, Memory, SAS HDD, Storage Controller, Power Supply, Spare Part
© 2004-2019 MemoryToday.com, All rights reserved.
MemoryToday Co., Ltd. 7 IT-Mall Fortune Town Bldg., 3rd Floor, Room 3R22, Ratchadapisek Rd., Dindaeng, Bangkok 10400 Tel: 02-641-0055 Fax: 02-641-0066
Web site engine's code is Copyright by PHP-Nuke. All Rights Reserved. PHP-Nuke is Free Software released under the GNU/GPL license.